Toward system integration 車載用BCD on SOI



Two SOI wafer structures



(1) SOI with n^+ buried layer ($\mathcal{F}\mathcal{V}\mathcal{V}$ -)



(2) Simple SOI



	PolySi	SiO2	
N-	N-	• N-	
N+	N+	N+	
	Si		

.







Process slep	notes			
SOI wafer	Nsub / buried N+ / SiO ₂ / Psub			
Trench	16 µ m depth			
Pwell / Nwell	relate to all devices			
LOCOS	relate to all devices			
gate	relate to CMOS, LDMOS			
ch P	relate to LDMOS			
S.D. (n+/p+)	+) relate to all devices			
Metallization	2 jevel			
	And the second			

Table 1 Process flow overview

.

Table 3 Electrical characteristics of option devices

Option Devices	Parameter	Typical Value
VDMOS	Vt@Vds=5V	1.2V
	Ron @Si only	300m Ω/mm ²
	Ron @include metal	350m Ω/mm ²
	BVdss	70∨
Resistor	sheet resistance	500 Ω/□
(CrSiN)	TCR	-2ppm/C
Resistor	sheet reaistance	S00 Ω/□
(HR-Poly Si)	TCR	-300ppm/C

.

Table 2 Electrical characteristics of standard devices

Devices	Parameter	Typical Value
NPN	hFE @Ic=10 µ A	180
	BVcco	SOV
	BVcbo	150V
L-PNP	hFE @Ic=10 # A	300
	BYCEO	50V
	BVcbo	100V
Zenner Diode	Vz	8.3V
NMOS	Vt@Vde=0.1V	1.1V
•	Id @Vgs=Vds=5V	110 # A/# m
	BVdes	13V
PMOS	Vt@Vds=0.1V	1.2V
	Id @Vgs=Vds=5V	60 μ A/μ m
	BVdse	15V
HV-PMOS	Vt@Vds-0.1V	1.5V
	Id @Vgs=Vds=5V	20 4 A/4 m
	BVdas	70∨
EPROM	Vt@Vds=1V	1.3V
	dVt Vpp=12V,1msec	5.07
LDMOS	Vt@Vda=SV	1.2V
	Ron @Si only	160m Ω/mm^2
	Ron @include metal	195m Ω/mm ²
	BVdas	65∨

Substrate bias influence on on-resistance



60V Lateral MOSFET



1995 IEDM

Toward system integration

- Small warpage: Fine lithography.
- CMOS process compatible.
- Integration of 4bit MPU was demonstrated in 1995.



Good Bip Tr. Without buried layers



高温動作

High Temperature Operation Leakage current vs. SOI thickness





LIGBT in thinner SOI exhibits faster switching speed and less temperature dependence



SOI Diode





リーク電流少なく、スイッチングスピードは速い



 $\frac{1}{\tau_{eff}} = \frac{1}{\tau_{bulk}} + \frac{(S_{U} + S_{B})}{t_{SOI}}$

SOI			
thickness	1.5 μm	5 µm	10 µm
Recombination	100.0		
lifetime	102.2 ns	151.4 ns	235.7 ns
Generation			
lifetime	3.46 µs	5.34 µs	4.59 μs

200 °C operation of bandgap reference circuit



200 °C Operation of thin SOI power ICs



250V 0.5A inverter IC

Block diagram of inverter IC



Bandgap reference circuit performance as a function of temperature



Turn-off waveforms of lateral IGBT at 200°C



200°C Operation of 250V 0.5A inverter IC



BiCD技術における微細化に向けた課題

低耐EBCD技術

中川 明夫 セミコンダクター社



Single chip IC to control an air bag



BCD name (1984)

to classify single chip mixed signal & power silicon technology

- ≻" **B** " as Bipolar
 - for precise ANALOG functions
- ≻" **C** " as CMOS
 - for dense DIGITAL design
- ➤ " D " as DMOS
 - for robust HIGH VOLTAGE & POWER devices



なぜBCD技術か? → Power IC の出力段 DMOS vs. Bipolar

DMOS

- ・低いオン抵抗
- ・破壊に強い!
- ・大電流素子が容易

(ゲート配線:Poly-Si ←電流小さい)

Application Area

Up to 100V Supply voltage



BCDの歴史



Smart Power 縦型DMOS + 制御回路 Smart Power Concept in early 1980's





BCD技術 横型DMOS + 制御回路

•Smart Power Concept

- BCD Technology
 - **4** 0.6μm design rule 100 E

Specific ON Resistance - $R_{ON} \times Area ~ (\Omega \times mm^2)$



Drain-Source Breakdown Voltage (V)

Lateral DMOS vs. Vertical Trench MOSFET



Lateral DMOS vs. Vertical DMOS

LDMOS: Rds(on) is simply reduced depending on design rule



Up Drain vertical DMOS

LDMOS

従来のLDMOS 問題点 ----Low on-state breakdown voltage



Net charge distribution

Electron current density





Net positive Resurf charge ρ_{net} under a drain current of I_D

$$\rho_{\rm net} = \rho_{\rm Resurf \, dose} - I_D / qv_s$$

 $\rho_{\text{Resurf dose}}$: original Resurf dose q : elementary electric charge

 $v_{\rm s}$: electron saturation velocity

Adaptive Resurf

----- Improvement of on-state breakdown voltage



Adaptive Resurf concept




Adaptive Resurf concept



Effects of Adaptive Resurf



Experimental Results

I-V characteristics of n-channel LDMOS



I-V characteristics of 25V p-channel LDMOS



Electrical Characteristics for Developed LDMOS

	60V LDMOS	25V LDMOS
Breakdown voltage	70V	30V
On-state Breakdown Voltage	45 V	30V
Rds(on)	$180 \mathrm{m}\Omega\mathrm{m}\mathrm{m}^2$	$28 \mathrm{m}\Omega\mathrm{mm}^2$
ESD level EIAJ	300V	300V
MIL	2500V	6000V

負荷短絡 & UIS









シリコン素子抵抗=40 mΩmm²

Cu electroplating – Tl



Fig. 1: LBC6 BOAC (bond over active circuit) capability (Au ball bond on plated Cu/Ni/Pd over active Ldmos transistor)





Figure 1. A dual output $50m\Omega$ PCMCIA switch is shown using LeadfFameOnChip. Bonds are directly Over Active Circuitry (BOAC) attached with centralized power busses.

Design of a 4 MHz, 5V to 1V Monolithic Voltage Regulator Chip

(Student Paper)

Nick X. Sun, Alex. Huang and Fred C. Lee

Center for Power Electronics Systems, Department of Electrical and Computer Engineering Virginia Polytechnic Institute and State University, Blacksburg, VA 24060-0179, USA Phone: +1(540) 231-5494, Fax: +1(540) 231-6390, Email: <u>xsun@vt.cdu</u>





BGA and Bump's reduces parasitic R & L

12V 10A chip



5V 20A 1chip DCDC Converter



1チップ電源に最適なパワー段が必要

<u>5V系と20V系のパワー段を開発</u>



5V Power CMOS

20V Lateral DMOS

20V MOSFET 構造

1-step n-implant LDMOS

2-step n-implant LDMOS (Adaptive Resurf)



N-ch LDMOS 特性



(@Vgs=5V, Channel width=157um)

大電流素子の特性



ent Ids (A)

Vgs=-1.1V

Vgs=-1.2V



Ron :9.7m Ω (@Vgs=5V, Ids=5A)

Drain-Source Voltage Vds (V) (effective area =3mm2)

/gs=-1.5V

Vgs=-2V

Vgs=-5V,-4V,-3V

LLL

Vgs=-1.3V

中川コンサルティング事務所

-1.5

-2

-2.5

-3

-3.5

-4



Interconnection resistance can be reduced



Single driver circuit layout



Distributed driver circuit layout



(@Switching frequency=780KHz, Input Voltage=12V, Load resistance=1.2 Ω)

Switching waveforms



Measured efficiency vs. output current



20A operation





Output Current (A)

Evaluation PCB Board



微細化するパワーICプロセス



CMOS Logic area reduction



なぜ微細化なのか?



nch-LDMOS On-Resistance



Data from ISPSD (2000 to 2007), VLSA-TSA (2008)

<u>パワーICも65nmの時代へ</u>

"Innovative lateral field plates by gate fingers on STI regions in deep submicron CMOS" ISPSD'08

A.Heringa, NXP-TSMC Research Center Leuven, Belgium

65nmCMOSプロセスを用いてマスク追加せずにLDMOSを作成する優れた手法。

ドレインのリサーフ条件を満たすためSTIを繰り返し入れることで平均の濃度を下げてリサーフ条件を実現。今回は更にSTI上にフィールドプレートを設けることでSJと同じ原理でオン抵抗を下げ、 他社の0.18umBCDのLDMOS同等の特性を実現。今後、ファウンドリーを使うことが主流になる 中、優れた手法。



Towards universal and voltage-scalable high gate- and drain-voltage MOSFETs in CMOS

Jan Sonský, NXP-TSMC Research Center; Gerben Doornbos, Anco Heringa, Michiel van Duuren, NXP Semiconductors; Jesús Pérez-González, NXP-TSMC Research Center



Figure 5. Measured gate-oxide breakdown characteristics of the Hybrid HV_{GS} transistor for different effective gate oxide widths.

中川コンサルティング事務所

ISPSD'09

TSMC ファウンドリーの参入

0.18um – the widest built and adopted node



微細LSIの課題



ISPSD' 2000, R. Williams, Advanced Analogic Technologies, Inc.



Present Server Power Architecture



SoC、CPU の Power Crisis

微細CMOSのCPU/SoCは消費電力大

SoCにDDコンを搭載して 低速で良い回路ブロックの電源電圧を ダイナミックに下げる。

The CPU Load **Current and Voltage**



1000**CPUCurentDemands** INCEF dd 32 AtCPU-SystemConnector dd 64 450 HU 400 120 380 100di/dt (A/uS) 40-100 20-50 200 201 2DD ZIB 2014 205 1999

Zout Economics demanding cost of VR remain flat

3X

Icc 2X

Vcc 1/3X


CPU、SoCのPower Crisis



Power Requirements Roadmap for Intel's Microprocessors

CPUの高周波化の破綻



ISPSD' 08 Plenary "Environmental Trends and Opportunities for Computer Power Delivery" Edward Stanford, Intel



(nominal VDD = 2.5 V, nominal VTH = 0.50 V)

(nominal VDD = 0.9 V, nominal VTH = 0.15 V)

100

What's New

アイデアを形に

ARM社の「電力半減」技術 試作チップで実証段階へ 電圧調整の中核部はFPGAに実装

英ARM Ltd.は、米National Semiconductor Corp. (NS社) と共同開発中の 電力制御技術「Intelligent Energy Management (IEM)」を実装したマイクロ コントローラを試作したⁱⁿ¹。2003年8月 18日~19日に米Stanford Universityで 行われた半導体関連技術のシンポジウ ム「A Symposium on High Performance Chips 15 (HOT Chips 15)」で 明らかにしたものである (図1)。

IEMの特徴は、チップの製造時に発 生するトランジスタ特性のバラつきを 個々のマイクロコントローラが自ら測定 しつつ、動的に電源電圧と動作周波数 を自動調整すること¹¹¹。米Transmeta Corp.の「Crusoe」や米Intel Corp.の 「Pentium M」では、通常すべてのチッ プに同じ制御バラメータを適用して電 源電圧と動作周波数を切り替え、消費 電力を下げる。個体差を考慮しないの で、出来がよくないチップでも正常に動 くよう電源電圧の下限値などを高めに 設定せざるを得ない。こうした現行技 術に比べてIEMでは消費電力を6割以 上減らせる場合があるとNS社はみる。 ARM社はIPコアを提供する事業形態 を採るので、チップの製造技術はライセ ンス先によってまちまちである。IEM



図1 IEM技術を盛り込んだ試作チップのブロック図

CPUコアの負荷状況を監視して動作周波数を決める。その際、Adaptive Power Controller(APC)が製造時のプロセ スのパラつきや動作中の温度上昇によるトランジスタ特性の変化を考慮して電源電圧を調整する。詳細は明らかに していないものの、信号の伝播時間を測定するための専用論環図路をマイクロコントローラに集積し、ある範囲よ りも遅延が大きければ電源電圧を上げ、小さければ電源電圧を下げる制度を行うもよう。 は、こうした製造技術の違いを超えて 省電力効果を得ることにも役立つ。

肝心の部分はFPGAで実装

IEM を実現するハードウエアは、 CPUコアの負荷や動作周波数を監視す る「Intelligent Energy Controller (IEC)」や電源電圧を制御する「Adaptive Power Controller (APC)」、APC の指示に応じてクロック周波数を動的 に変更する「Dynamic Clock Generator (DCG)」などから成る。ARM社はこの うち、IECとDCGをCPUコア(ARM926 EJ-S)と共に試作チップに集積した。 IEMの「要」といえるAPCは、外付け のFPGAに実装した。製品化に向けた 試行錯誤を容易にするためである¹³³。

試作チップにはこのほかTCMS (tightly coupled memory with state retention)と呼ぶRAMを組み込んだ。 CPUコアの電源を一時的に切る際、レ ジスタ内のデータを退避するのに使う。 ARM社とNS社は、APCと電源回路 を結ぶ「PowerWise」と呼ぶ電力制御 インタフェースの仕様を2003年9月以 降に公開する。2本の信号線を用いて電 源回路に対して出力電圧を指示するも ので、現在複数のメーカーが採用を検 討しているという。

(菊池 隆裕=シリコンバレー支局,枝 洋樹)

注1) ARM社は2002年11月, National Semiconductor社と共同開発することを発表しており、2003年6月 に米国で開かれた「Embedded Processor Forum 2003」 などでその観要を明らかにしている。今回の発表は、 それに続くものである。

注2) 同様な電力制御技術は、ソニーも携帯型情報機 巻「CLIE (PEG-UX50)」に搭載したマイクロコント ローラ「Handheld Engine」に探り入れている。

注3) ARM社は試作チップの消費電力の変適値を今回 明らかにしなかった。「製造を要託した合調Talwan Semiconductor Manufacturing Co.Lid. (TSMC) か ら先週手に入れたばかり」(発表者の同社Engineering FellowのDavid Flynn氏)で、データの収集はこれか ら始める。

NIKKEI ELECTRONICS 2003.9.1 3.5

NE

2003.9.1号

PowerWise[™] AVS System



Voltage Slewing





MPEG4 (with IEM)



ISPSD'04 "A High Efficiency Ultra-Deep Sub-Micron DC-DC Converter

for Microprocessor Applications"

Byron Reed, Jun Chen, Valerian Mayega, Kevin Ovens, and Sami Issa, Texas Instruments

- First pass design of the DC-DC converter was done in a baseline 90nm process.
- It is a discrete converter that uses a serial bus for communication of the voltage level to OMAPTM.
- For future 90nm and 65nm designs the SmartReflexTM DC-DC converter will be integrated with OMAPTM.
- No unique design techniques are used in the 90nm baseline process that will prevent it from being migrated to the 65nm baseline process.



DC-DC Converter Output Stage



- MP1 is an HVG (1.8V) device.
- MN2 is a LV device.
- MDEP2 and MDEN1 are drain extended HVG devices.
- PBIAS is a bias voltage referenced from VBAT.
- Advantages of this cascode structure:
 - ➢ Allows high voltage operation.
 - Has less off mode leakage.
 - Has smaller gate capacitance that has to be switched than if a single DE device was used.

Simulated Efficiency VS Load Current



- Vin = 3.6V
- Vout = 1.3V
- PWM mode from 100mA to 400mA
- PFM mode from 100uA to 50mA
- Includes parasitic resistances



IEEE Applied Power Electronics Conference February 15th to 19th, 2009 Invited Plenary Session

Power Supply on Chip Has the Ship Come In?

Dr. Cian Ó Mathúna

Tyndall National Institute, Cork, Ireland.

cian.omathuna@tyndall.ie

www.tyndall.ie



Power supply integrated into system chip (i.e. the load)

- Power on Complex System Chip (e.g. 65nm IC):
 - Analog 1.8 V
 - I/O 2.5 V, 1.8 V
 - RF 3.3 V, 2.5V
 - Digital 1.2 V
 - Analog up to 5 isolated supplies to minimise noise
 - Digital 4 to 5 power domains
 - can be turned on/off independently
 - can be run at lower voltages if less processing power needed (dynamic voltage scaling)



Progression to Power Supply on Chip - PwrSoC

Trend:

- Escalating number of power supply rails
- Need to minimise number of external components on PWB

Bottleneck - Integration of Passives onto Silicon

Issues to be Addressed:

- Miniaturisation of passives
 - Small Footprint, Low Profile

Cost effective production process

Compatibility with High Volume Silicon Manufacturing





PSiP - Power Supply in Package Paving the way to PwrSoC? Power ASIC + Inductor on Leadframe





12 x 10 x 1.85mm

Source: PSMA PSIP2PwrSoC Phase 2 Study





Evolution of Technologies for Functional Integration of PwrSoC with Microprocessor





Monolithic PowerSOC Integrated with Microprocessor

Package-Integrated VR with Intel® Core[™]2 Duo Processor

discrete inductors

package trace inductors

1000	000000	00000	0000
2000	000000	00000	0000
2000	0		0000
1000		00	0000
2000	0000000	00000	0000
2000	000000	100000	0000
22			200
19	ILLEBERS		200
12	10 10 10 10 10 1		
			000
50	1.1.1.1.1.1.1.1	TIME	000
50			000
20			000
20			000
20			000
20			000
20	INCOLUDE	INCIDE	000
20	Coloris Coloris Salar and	and the second s	

Vin=3.3V, Vout=0...1.6V (VID), 10MHz...100MHz, TDC=50A / 75A peak, size=37.6mm², 130nm CMOS
Inductors: 0508-size discrete powdered iron core or

package-trace air core

- PI

APEC 2010 Special Session 1.4.2 A 60MHz 50W Fine-Grain Package Integrated VR Powering a CPU from 3.3V G. Schrom, F. Faillet, J. Hahn, Intel, Santa Clara, CA

Package-Integrated VR Proof of Concept

- Advantage of on-package 2nd VR stage
 - Single 3.3V input, lower current going into the package
 - 2-stage conversion is more efficient
 - Near-load VR allows fast response, reduced load line
- VR test chip on the CPU package (MCP)
 - VR chip/w cascode bridges manufactured in 130nm CMOS
 - 60MHz switching frequency allows miniaturization
 - Mounted on modified CPU package/w package trace inductors or powdered-iron core inductors



Transient Performance



Load-line set to "0"

- 2nd droop: reduced to 10mV
- 3rd droop: eliminated
- Reduced load line saves power



結論

・エコ社会実現には既存インフラ・システムの 変革が必要であり高耐圧ICが重要な役割を 持つ。

・IT社会では多数の電源電圧があり、DCDC 変換の効率向上が課題。